기초 강의에 이어 Energy band와 Fermi level, p-n junction 등 더 자세한 내용을 배울 수 있었습니다.
1. 반도체의 이론적 분류
1) 분류
- Elemental semiconductor & Compound semiconductor
- Intrinsic semiconductor(진성 반도체) & Extrinsic semiconductor(불순물 반도체)
- Direct semiconductor & Indirect semiconductor
2) Energy band
단 원자 상태가 아닌 원자가 집단을 이루고 있을 때, 전자의 에너지 준위 구조(파울리 배타원리를 따른다)
* Valance band : 전자의 에너지 준위들이 겹쳐져 띠 형태를 이룬다.
* Conduction band
Band gap : 두 band 사이 차이
도체 : C band와 V band가 overlap, doping 불가
반도체 : band gap energy, Eg = 0.27 ~ 3.6eV, 온도나 불순물에 의해 전기전도도 제어 가능
부도체 : band gap energy, Eg > 4.0eV, doping 불가
3) Fermi level
전자를 발견할 확률이 1/2이 되는 가상의 에너지 레벨, 0K에서 전자는 fermi level 아래까지만 존재한다.
4) Fermi-Dirac distribution function
f(E) = 1/1+e^(E-Ef)/kT (k : 볼츠만상수, T : 절대온도 Ef : fermi level E : 에너지 준위)
에너지 밴드 안에 전자(홀)의 분포를 나타내는 공식
5) Carrier concentration, 전하운반체 농도
Equilibrium 상태에서 C band 전자의 농도 or V band 홀 농도
* Equilibrium 상태
외부에서 에너지가 가해지지 않는 상태
온도 변화 x / 빛 에너지 x / 전력 공급 x / 전기장, 자기장 x
intrinsic 반도체에서의 Carrier 농도, ni = Ncf(E)
Nc = density of state
2. p-n junction
1) p-n junction 정의 및 제작 방법
정의 : p-type 반도체와 n-type 반도체가 접합되어 있는 상태 또는 소자
제작 방법 : n-type 또는 p-type substrate에 반대 극성 dopant를 doping하여 제작
2) Depletion layer
p-n junction의 접합 면 근처의 지역에서 majority carrier가 소멸된 layer
* Depletion layer width = diffusion과 E-field에 의해 움직이는 전자와 홀의 수가 같을 때(Epuilibrium)의 width
3) Doping concentration에 따른 변화
doping 농도가 높으면 Depletion layer가 얇아진다.
3. 8대 공정 소개, Oxidation, CMP
1) 8대 공정 소개
wafer 제조 + 전공정(oxidation / photolithography / etching / thin film deposition & ion implantation / metallization) + 후공정(EDS / packaging)
2) Oxidation
SiO2 산화막을 형성하는 공정
- thermal oxidation
dry oxidation : Si(s) + O2(g) > SiO2(s), 산화막의 질이 좋지만 느리다
wet oxidation : Si(s) + 2H2O(g) > SiO2(s) +2H2, 빠르지만 산화막의 질이 안 좋다
+ CVD, PVD
- Oxide의 특성 및 역할
Si와 다른 etching 특성을 가진다
SiO2는 HF(불산)에 의해 쉽게 제거되지만, Si는 반응하지 않는다.
Si와 다른 Diffusion 속도를 가진다
반도체에 흔히 사용되는 B, P, As 등의 원소는 SiO2보다 Si에서 훨씬 빠른 속도로 diffusion
> Si가 노출된 부분만 Doping 가능(Diffusion 공정에서 mask 역할 수행 가능)
부도체이며 Si와의 surface 특성이 좋다
SiO2는 비저항이 높고, band gap energy가 매우 큰 부도체
> MOS 소자의 Gate Oxide로 사용가능
Si의 표면 Oxidation을 통해 제작
> Si와 만나는 Surface 특성이 뛰어남
Oxidation 진행 간 Si가 소모되고 부피가 팽창한다
Si와 O의 결합에 따라 부피가 약 2배 증가
> Si표면의 particle이나 defect가 SiO2 속에 포함된다 : 안정한 표면을 얻을 수 있다.
- Oxide의 성장
900~1200도 정도의 고온에서 Thermal oxidation 공정 진행 (+ dummy wafer)
온도 산포 +-0.5도 이내(매우 균일)의 Furnace에서 진행
+ gas-SiO2 표면 흡수율 : H2O >>> O2
3) CMP, Chemical-Mechanical Polishing
거친 표면을 갈아내어 평평한 표면을 만드는 공정
Wafer 표면의 산화막, 금속막 등의 박막을 평탄화하는 공정
반도체 제품의 고집적화에 따라 중요성 증가(Wafer의 평탄도)
Slurry(화학용액) : CMP 공정에 사용되는 연마 재료
Pad : 표면 연마를 위한 단단한 부분과 Wafer와의 밀착을 위한 부드러운 부분의 적층구조
Pad conditioner : Pad 표면을 정리해 주는 역할
- 분류(Wafer에 압력을 균일하게 가하기 위한 구조에 따른 분류, wafer carrier 구조에 따라)
hard polishing(베어링) : 기계적 설비를 통한 Wafer 압력 조정
soft polishing : Air-bag 형태의 설비를 통한 Wafer 압력 조정
- 공정 특성
Removal rate, 단위 시간 당 제거되는 비율
Slurry의 종류/입자 크기/입자 분포
Pad 회전속도
Pressure
Uniformity, 균일도
Within wafer / Wafer to Wafer / Lot to Lot
Selectivity, 연마선택비
Wafer 상의 물질들이 Slurry에 연마되는 비율
- 발생 가능 Issue
Scratch : by Particle, by high pressure, by pad
Selectivity 차이에 따른 erosion
Dishing effect : 일정 물질이 과하게 연마되는 현상
해당 게시글의 저작권은 작성자와 해커스공기업 사이트에 있으며, 해커스공기업에서 제작하는 자료 등에 활용 될 수 있습니다. 무단 도용 및 퍼가기를 금지합니다.
댓글 1개
